РАЗРАБОТКА И ИССЛЕДОВАНИЕ РЕКОНФИГУРИРУЕМОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ ДЛЯ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛА

RESEARCH AND DEVELOPMENT OF RECONFIGURABLE COMPUTING SYSTEMS FOR DIGITAL SIGNAL PROCESSING

Alexander Vorontsov

candidate of Science, assistant professor Department of Computational Systems and Machines of Penza State Technological University,

Russia, Penza

Dmitriy Martens-Atushev

master student Department of Computational Systems and Machines of Penza State Technological University,

Russia, Penza

Работа выполнена при финансовой поддержке РФФИ (Проект № 16-07-00012 А).

АННОТАЦИЯ

В статье исследована архитектура реконфигурируемой вычислительной системы. Проводится отладка и тестирование разработанной ВС, которое включает в себя исследование производительности, временных характеристик, поиск способов возможности минимизации и оптимизации системы. В работе для математических расчетов используется метод разомкнутых стохастических систем массового обслуживания (СМО), математический аппарат которого уже разработан и достаточно хорошо описан. Описание функционирования системы на аппаратном уровне производится на языке VHDL. В конце приведены полученные результаты и выводы.

ABSTRACT

The article investigates the architecture of reconfigurable computing systems. Performed debugging and testing of developed computer system, which includes the study of performance, temporal characteristics, finding ways of minimization and optimization of the system. For mathematical calculations we use the method of open-loop stochastic Queuing systems (MES), the mathematical apparatus already developed and reasonably well described. Description of the functioning of the system at the hardware level is done using VHDL language. At the end are the results and conclusions.

Ключевые слова: реконфигурируемая система, система массового обслуживания, вычислительная система, кластерная архитектура, математическая модель.

Keywords: reconfigurable system, queuing system, computing system, cluster architecture, mathematical model.

В связи с расширением микроэлектронной элементной базы, появляется возможность создавать многопроцессорные и многоядерные системы различной производительности, например, реконфигурируемые вычислительные системы (РВС) для цифровой обработки сигнала (ЦОС) на программируемых логических интегральных схемах (ПЛИС). РВС обладает возможностью перестроения своей архитектуры под различные классы задач, которые реализуются в различных областях науки и техники.

В данной статье подробно рассмотрим подсистему планирования и диспетчеризации, являющуюся составной частью рассматриваемого высокопроизводительного кластера, реализованного на отладочной плате. Подобные математические модели были рассмотрены в [3; 6; 7; 9].

При проектировании многопроцессорных операционных систем появляется проблема уменьшения временных потерь, возникающих, в частности, при планировании процессов [4; 8]. Частью планировщика является функция диспетчеризации задач при их назначении процессорам [2]. Реализация этой функции связана с необходимостью синхронизации взаимодействующих процессов. С достаточно высокой точностью можно допустить, что для одной и той же программы, выполняющейся в однопроцессорном и многопроцессорном режимах, временные затраты на синхронизацию процессов одинаковы. Поэтому в данной разработке диспетчер задач реализован аппаратным путем, что в значительной степени снимает проблему временных потерь [1].

Рисунок 1. Структурная схема диспетчера задач

На рисунке 1 представлены блоки: блок управления очередью задач, блок FIFO для хранения задач, блок управления свободными, блок синхронизации.

Математическое выражение для системы с общим ДЗ при исследовании методом аппарата теории массового обслуживания получено в [2; 5]

,                                           (1)

где:  – время ожидания в очереди перед процессорными узлами (ПУ);  – время ожидания ПУ перед занятием ДЗ;  – вероятность выхода заявки из системы;  – вероятность перехода задачи на обслуживание в ДЗ.

Выражение для времени ответа системы с общим ДЗ представлено в [2; 5]

,                              (2)

где:  – число квантов на выполнение одной заявки;  – длительность одного кванта;  – время, необходимое для перезагрузки кэш;  – время работы ДЗ,  – время, необходимое для переключения контекста.

Разработанная РВС спроектирована на ПЛИС ALTERA Cyclone IV. Исследования проводились на отладочной плате фирмы ZRtech, с ней возможно моделирование системы в реальном времени, что облегчает проектирование и разработку системы в целом.

Для моделирования работы подсистемы планирования и диспетчеризации была применена схема, изображенная на рисунке 1. Моделируемая система содержит четыре идентичных процессора для обработки задач. Временные диаграммы, полученные в результате проведенного моделирования, представлены на рисунке 2. Диспетчер успевает принимать и назначать процессорам все поступающие задачи. Он не перегружается ни на каком отрезке времени, способен обрабатывать и более интенсивный поток требований.

Рисунок 2. Диаграммы работы реконфигурируемой системы из 4 процессоров

Результатами проведенных исследований являются: исследована и разработана архитектура РВС; реализован и исследован диспетчер задач как обособленное устройство; получены временные диаграммы работы устройства.

Список литературы:

1. Вашкевич Н.П. Аппаратная поддержка диспетчера задач с глобальной очередью в многопроцессорных системах / Н.П. Вашкевич, Р.А. Бикташев, А.И. Меркурьев // Известия высших учебных заведений. Поволжский регион. Технические науки. – 2011. – № 3. – C. 3–14.
2. Мартышкин А.И., Бикташев Р.А., Востоков Н.Г. Математическое моделирование диспетчеров задач для систем параллельной обработки на основе разомкнутых систем массового обслуживания // В мире научных открытий. – 2013. – № 6.1 (42). – С. 81–101.
3. Мартышкин А.И., Воронцов А.А., Валова О.О. Математическое моделирование диспетчеров задач с пространственным разделением с неоднородным потоком задач на обслуживание и ограниченной длиной очереди // XXI век: итоги прошлого и проблемы настоящего плюс. – 2015. – № 3 (25). – С. 142–149.
4. Мартышкин А.И. Исследование алгоритмов планирования процессов в системах реального времени // в сборнике Современные методы и средства обработки пространственно-временных сигналов сборник статей XIII Всероссийской научно-технической конференции. Под ред. И.И. Сальникова. Пенза, 2015. – С. 118–124.
5. Мартышкин А.И. Математическое моделирование диспетчеров задач в многопроцессорных вычислительных системах на основе стохастических сетей массового обслуживания: диссертация ... кандидата технических наук: 05.13.18 / Пензенская государственная технологическая академия. Пенза, 2013.
6. Мартышкин А.И. Математическое моделирование диспетчеров задач со стратегией разделения в пространстве с однородным входящим потоком и ограниченной очередью // XXI век: итоги прошлого и проблемы настоящего плюс. – 2015. – № 3 (25). – С. 135–142.
7. Мартышкин А.И. Расчет вероятностно-временных характеристик многопроцессорной вычислительной системы с диспетчером задач со стратегией разделения во времени и бесприоритетной дисциплиной обслуживания // XXI век: итоги прошлого и проблемы настоящего плюс. – 2014. – № 3 (19). – С. 145–151.
8. Таненбаум Э., Бос Х. Современные операционные системы. – СПб.: Питер, 2015. – 1120 с.
9. Martyshkin A.I., Yasarevskaya O.N. Mathematical modeling of Task Managers for Multiprocessor systems on the basis of open-loop queuing networks // ARPN Journal of Engineering and Applied Sciences. – 2015. – V. 10. – № 16. – P. 6744–6749.